×
验证码:
换一张
忘记密码?
记住我
CORC
首页
科研机构
检索
知识图谱
申请加入
托管服务
登录
注册
在结果中检索
科研机构
西安交通大学 [3]
内容类型
期刊论文 [3]
发表日期
2018 [2]
2017 [1]
×
知识图谱
CORC
开始提交
已提交作品
待认领作品
已认领作品
未提交全文
收藏管理
QQ客服
官方微博
反馈留言
浏览/检索结果:
共3条,第1-3条
帮助
已选(
0
)
清除
条数/页:
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
排序方式:
请选择
作者升序
作者降序
题名升序
题名降序
发表日期升序
发表日期降序
提交时间升序
提交时间降序
A Low-Power Pipelined-SAR ADC Using Boosted Bucket-Brigade Device for Residue Charge Processing
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2018, 卷号: 26, 页码: 1763-1776
作者:
Zhang, Hong
;
Sun, Junqiang
;
Zhang, Jie
;
Zhang, Ruizhi
;
Carusone, Anthony Chan
收藏
  |  
浏览/下载:5/0
  |  
提交时间:2019/11/19
Boosted
low power
residue processing
pipelined-successive approximation register (SAR) analogto-digital converter (ADC)
bucket-brigade device (BBD)
A Nano-Watt MOS-Only Voltage Reference With High-Slope PTAT Voltage Generators
期刊论文
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2018, 卷号: 65, 页码: 1-5
作者:
Zhang, Hong
;
Liu, Xipeng
;
Zhang, Jie
;
Zhang, Hongshuai
;
Li, Jijun
收藏
  |  
浏览/下载:7/0
  |  
提交时间:2019/11/26
low power
voltage reference
Analog integrated circuit
proportional-to-absolute-temperature (PTAT) voltage generator
low voltage
high-slope
MOS-only nano-watt
All-Digital Calibration of Timing Mismatch Error in Time-Interleaved Analog-to-Digital Converters
期刊论文
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2017, 卷号: 25, 页码: 2552-2560
作者:
Chen, Shuai
;
Wang, Luke
;
Zhang, Hong
;
Murugesu, Rosanah
;
Dunwell, Dustin
收藏
  |  
浏览/下载:12/0
  |  
提交时间:2019/11/26
finite-impulse response (FIR) filter
analog-to-digital converter (ADC)
All-digital calibration
derivative
timing mismatch
time interleaving (TI)
©版权所有 ©2017 CSpace - Powered by
CSpace