CORC

浏览/检索结果: 共26条,第1-10条 帮助

已选(0)清除 条数/页:   排序方式:
专用视频解码芯片中数字解码电路设计与实现 学位论文
2018
作者:  曹子啸
收藏  |  浏览/下载:3/0  |  提交时间:2019/11/26
微处理器时钟网络设计的关键技术研究 学位论文
北京: 中国科学院大学, 2018
作者:  刘檬
收藏  |  浏览/下载:70/0  |  提交时间:2019/01/08
一款深亚微米射频SoC芯片的后端设计与实现 期刊论文
微处理机, 2017, 期号: 6, 页码: 1-6
作者:  张超;  刘铁锋;  张志鹏
收藏  |  浏览/下载:40/0  |  提交时间:2018/01/25
面向微波热声成像的高速数据采集系统设计 学位论文
硕士: 中国科学院沈阳自动化研究所, 2016
作者:  王保坡
收藏  |  浏览/下载:56/0  |  提交时间:2016/12/26
微处理器高性能部件设计关键技术研究 学位论文
工学博士, 中国科学院自动化研究所: 中国科学院大学, 2015
作者:  肖偌舟
收藏  |  浏览/下载:98/0  |  提交时间:2015/09/02
基于SRAM的IP查找流水线研究 学位论文
北京: 中国科学院研究生院, 2012
作者:  吴小龙
收藏  |  浏览/下载:15/0  |  提交时间:2012/06/20
基于通信导航接收机数字基带芯片的后端设计技术研究与实现 学位论文
: 北京航空航天大学, 2011
作者:  童琼
收藏  |  浏览/下载:2/0  |  提交时间:2020/01/04
考虑工艺参数变化的安全时钟布线算法 期刊论文
2010, 2010
蔡懿慈; 熊焰; 洪先龙; 刘毅
收藏  |  浏览/下载:3/0
基于数字ASIC设计流程的DDS设计与实现 期刊论文
2010
陈冀明; 李开航
收藏  |  浏览/下载:1/0  |  提交时间:2016/07/01
DDS  ASIC  Verilog  流水线  DDS  ASIC  Verilog  pipeline  
基于FPGA的高速数据存储系统 学位论文
硕士: 中国科学院西安光学精密机械研究所., 2009
于祥凤
收藏  |  浏览/下载:27/0  |  提交时间:2011/10/09


©版权所有 ©2017 CSpace - Powered by CSpace