QQ客服 官方微博 反馈留言

浏览/检索结果: 共7条，第1-7条 帮助 限定条件 专题：成都理工大学    第一署名单位    第一作者单位    通讯作者单位     已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序题名升序题名降序发表日期升序发表日期降序提交时间升序提交时间降序 一种使用数字可编程技术的DDS信号发生器的设计 期刊论文 2019, 卷号: 39, 期号: 3, 页码: 49-51 作者:  黄华兴;  强恩超;  黄佳;  曾俊杰;  顾静玲 收藏  |  浏览/下载：14/0  |  提交时间：2019/12/09 FPGA  信号发生器  DDS  Quartus  II   一种使用数字可编程技术的DDS信号发生器的设计 期刊论文 2019, 卷号: 0, 期号: 1, 页码: 63-64 作者:  黄华兴;  强恩超;  黄佳;  曾俊杰;  顾静玲 收藏  |  浏览/下载：3/0  |  提交时间：2019/12/13 FPGA  信号发生器  DDS  QuartusⅡ   基于Verilog的数字闹钟设计及仿真 期刊论文 2017, 期号: 32 作者:  董迎春;  陈亚军;  魏学 收藏  |  浏览/下载：3/0  |  提交时间：2019/12/13 VerilogHDL  数字闹钟  Quartus  Modelsim   基于FPGA的数字滤波器的设计 期刊论文 2015, 卷号: 0, 页码: 9-10 作者:  祝美英;  彭江英;  辜润秋;  刘海琴;  伍芷娴 收藏  |  浏览/下载：4/0  |  提交时间：2019/12/04 FIR数字滤波器  现场可编程门阵列(FPGA)  Quartus  Ⅱ  硬件描述语言(VHDL)   基于Verilog HDL的DDS设计与实现 期刊论文 2015, 卷号: 0, 期号: 2Z, 页码: 17 作者:  刘争;  李昆;  王灿涛 收藏  |  浏览/下载：1/0  |  提交时间：2019/12/09 直接数字频率合成技术  Verilog  HDL  Quartus  Ⅱ   一种基于FPGA的信号发生器的设计方法 期刊论文 2012, 卷号: 0, 页码: 19-22 作者:  田大方;  祝忠明;  鲍洪 收藏  |  浏览/下载：1/0  |  提交时间：2019/12/04 FPGA  QuartusⅡ  VHDL  DDS   基于Verilog HDL的有限状态机的优化设计 期刊论文 2012, 卷号: 0, 页码: 36-38 作者:  罗翔;  李娇龙;  田正凯 收藏  |  浏览/下载：1/0  |  提交时间：2019/12/04 Verilog  HDL  有限状态机  QuartusⅡ  优化设计