| 题名 | 基于SOPC的雷达监控定时分机的设计与实现 |
| 作者 | 谢东辉 |
| 学位类别 | 硕士 |
| 答辩日期 | 2009-06-01 |
| 授予单位 | 中国科学院电子学研究所 |
| 授予地点 | 电子学研究所 |
| 导师 | 齐伟民 |
| 关键词 | 雷达监控系统 片上可编程系统(SOPC) Nios II处理器 CPCI总线 ARINC 429总线 FPGA 片内RAM |
| 其他题名 | Design and Implementation of Radar Monitored Control Sub-system Based on SOPC |
| 中文摘要 | 合成孔径雷达（SAR）在军事和民用上的广泛应用，引起越来越多的关注和重视。随着合成孔径雷达技术的不断进步，雷达系统的各分机技术指标要求不断提高，整个雷达系统复杂度和集成度不断增加；为保证雷达系统有效可靠的工作，雷达系统对各分机进行自动化控制的需求也与日俱增，相应地系统中各分机所需被监测的信号也随之增多；因此研制灵活、方便、可靠的新一代雷达监控分机的成为了SAR发展中亟待解决的问题。 本课题提出了基于Nios II嵌入式处理器的片上可编程系统(SOPC)实现雷达监控定时分机的方案。在对监控定时分机进行需求分析的前提下，选定FPGA芯片及CPCI总线、ARINC 429总线接口芯片等外围芯片的型号，并给出了系统的总体设计方案。本文对SOPC进行了合理的软硬件功能划分，并介绍了基于Nios II嵌入式处理器的SOPC的软硬件设计流程；同时给出了FPGA中主要模块的逻辑设计方案；另外还在Nios II IDE环境下编写了基于Nios II嵌入式处理器的SOPC应用软件。最后，使用Quartus II软件的内嵌逻辑分析仪SignalTap II及示波器等调试工具，对设计实现的监控定时分机的硬件进行调试，验证了基于SOPC设计和实现雷达监控定时分机方案的可行性。 本文的主要创新工作有： 1 使用基于Nios II 嵌入式处理器的SOPC实现雷达监控分机，即以高速的单片FPGA替代传统监控分机中CPLD和单片机实现了外围芯片的控制逻辑、时序转换、中断响应、I/O接口扩展等功能；拥有更高的集成度、更快的监测数据更新速度、更灵活的监控能力以及较小的体积和功耗。 2 根据FPGA片内RAM资源可灵活定制的特点，定制了存储辅助数据的片内三口RAM，解决了辅助数据模块中上下位机读写RAM冲突、信息不完整的问题；该方案在拥有实时、可靠的辅助数据的同时提高了系统的集成度。 |
| 语种 | 中文 |
| 公开日期 | 2011-07-19 |
| 页码 | 99 |
| 内容类型 | 学位论文 |
| 源URL | [http://159.226.65.12/handle/80137/8877]  |
| 专题 | 电子学研究所_电子所博硕士学位论文_电子所博硕士学位论文_学位论文 |
| 推荐引用方式 GB/T 7714 | 谢东辉. 基于SOPC的雷达监控定时分机的设计与实现[D]. 电子学研究所. 中国科学院电子学研究所. 2009. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论