| 基于FPGA的视频缩放设计与实现 | |
| 吴以凯[1]; 喻金华[2]; 肖铁军[3] | |
| 刊名 | 软件导刊
 |
| 2017 | |
| 卷号 | 16期号:8页码:83-85 |
| 关键词 | FPGA 视频缩放 流水线 DDR3 SDRAM 乘法器 |
| ISSN号 | 1672-7800 |
| DOI | http://dx.doi.org/10.11907/rjdk.171287 |
| URL标识 | 查看原文 |
| 内容类型 | 期刊论文 |
| URI标识 | http://www.corc.org.cn/handle/1471x/5351020 |
| 专题 | 江苏大学 |
| 作者单位 | [1]江苏大学 计算机科学与通信工程学院,江苏 镇江,212013[2]南京视威电子科技股份有限公司,江苏 南京,210038[3]江苏大学 计算机科学与通信工程学院,江苏 镇江,212013 |
| 推荐引用方式 GB/T 7714 | 吴以凯[1],喻金华[2],肖铁军[3]. 基于FPGA的视频缩放设计与实现[J]. 软件导刊,2017,16(8):83-85. |
| APA | 吴以凯[1],喻金华[2],&肖铁军[3].(2017).基于FPGA的视频缩放设计与实现.软件导刊,16(8),83-85. |
| MLA | 吴以凯[1],et al."基于FPGA的视频缩放设计与实现".软件导刊 16.8(2017):83-85. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论