高速数字模块的层次化物理实现技术

	高速数字模块的层次化物理实现技术
	梁利平; 陈宇轩
刊名	湖南大学学报（自然科学版）
	2018-10-25
文献子类	期刊论文
英文摘要	针对深亚微米工艺下后端实现中布线资源紧缺这一难点提出了一种改进的层次化流程．通过考虑子电路在上层电路中的连接关系调整子电路的高宽从而优化布线资源并降低延迟．采用量化分析的方法一次性得到可实现的物理设计，避免了多次迭代尝试浪费的时间．以ＤＳＰ中大规模多路选择器在ＳＭＩＣ　６５ｎｍ　ｌｏｗ　ｌｅａｋａｇｅ工艺下的物理设计为例介绍了本文提出的优化方案，并且对比可得本文提出的方法能减少２０％的面积和３５％的延迟．
内容类型	期刊论文
源URL	[http://159.226.55.107/handle/172511/19259]
专题	微电子研究所_新技术开发部
推荐引用方式 GB/T 7714	梁利平,陈宇轩. 高速数字模块的层次化物理实现技术[J]. 湖南大学学报（自然科学版）,2018.
APA	梁利平,&陈宇轩.(2018).高速数字模块的层次化物理实现技术.湖南大学学报（自然科学版）.
MLA	梁利平,et al."高速数字模块的层次化物理实现技术".湖南大学学报（自然科学版） (2018).