面向集成电路可靠性挑战的多核处理器虚拟化技术

CORC > 计算技术研究所 > 中国科学院计算技术研究所 > 信息技术快报 > 2010

	面向集成电路可靠性挑战的多核处理器虚拟化技术
	李晓维; 张磊; 韩银和
刊名	信息技术快报
	2010-03-26
卷号	8 期号:2 页码:1
关键词	众核处理器片上网络缺陷容忍性能碎片虚拟化
英文摘要	多核处理器以其高性能、低功耗、设计周期短等诸多优势成为未来高性能处理器的发展趋势。由于应用对计算能力的需求是无限的，随着芯片上晶体管数目的进一步增多，多核处理器将逐渐过渡到大规模多核处理器或者称为众核处理器。多核处理器面临着很多的设计挑战，其中可靠性问题尤其严重。一方面，由于多核处理器的芯片面积都比较大，生产缺陷导致的成品率损失问题严重。这使得芯片上可能存在失效的处理器核，而且不同芯片上失效核的位置和分布也不相同。另一方面，工艺扰动问题使得多核处理器上各个处理器核的性能也存在差异。芯片上处理器核的失效以及性能差异使得不同芯片的底层结构各不相同，这给上层的操作系统和软件优化带来了负担。我们借助虚拟化的思想，将缺陷和核间性能差异对软件层进行屏蔽，提供统一的接口和界面，便于编程开发和管理。
学科主题	计算机系统结构
语种	中文
公开日期	2010-03-30
内容类型	期刊论文
源URL	[http://ictir.ict.ac.cn/handle/311040/183]
专题	信息技术快报_2010
推荐引用方式 GB/T 7714	李晓维,张磊,韩银和. 面向集成电路可靠性挑战的多核处理器虚拟化技术[J]. 信息技术快报,2010,8(2):1.
APA	李晓维,张磊,&韩银和.(2010).面向集成电路可靠性挑战的多核处理器虚拟化技术.信息技术快报,8(2),1.
MLA	李晓维,et al."面向集成电路可靠性挑战的多核处理器虚拟化技术".信息技术快报 8.2(2010):1.