QQ客服 官方微博 反馈留言

题名	面向多线程处理器的内存系统关键技术研究（new）
作者	高珂
答辩日期	2015-05-27
文献子类	博士
授予单位	中国科学院研究生院
授予地点	北京
导师	刘志勇
关键词	多线程处理器 共享内存 内存控制器 Dram结构设计 访存干扰 行缓存局部性 Victim Row-buffer (Vrb) 机制
学位专业	其它专业
英文摘要	存储墙问题是影响计算机系统性能的主要问题之一。网络计算、云计算、大数据应用等新的应用领域，多核、多线程系统等新的体系结构和对内存新的访问特征，均对内存系统的设计提出了新的要求和挑战。本项研究针对采用多核、多线程等体系结构的计算机系统中应用程序对内存的访问特征，优化内存系统的设计，提高内存系统的数据访问速度，降低内存系统的能耗。本文研究了多线程程序访问内存的特性，分析了内存中行缓存（Row Buffer）的命中特性，提出新的硬件机制和访问协议，减少多个线程访问的干扰，提高从内存数据阵列中读取到行缓存中数据的使用效率，并减少不必要的数据预取，从而提高内存数据的访问速度，并且减少内存系统的能耗。本文主要贡献如下： 1．Victim Row-Buffer内存机制 本文提出了一种新的Victim Row-Buffer（VRB）内存系统，该内存系统从多线程程序的访存模式出发，针对Bank的缓存机制进行访存优化，设置附加的行缓存，用以保留DRAM芯片的行缓存由于线程干扰被替换出的数据，以备后续可能的访问，从而解耦DRAM的行缓存冲突。通过全系统的模拟平台测试，VRB机制可以大幅提高DRAM行缓存的命中率，进而提高内存系统的访问速度。 2．细粒度的DRAM数据访问机制 结合VRB内存机制，本文提出了一种细粒度的DRAM数据访问机制，该机制的目标是打破传统粗粒度的DRAM数据访问模式，缓解多线程干扰带来的数据过度预取问题，降低多线程访存干扰带来的延迟增加和功耗增加，减少不必要的数据传输和额外的访存协议开销。更细粒度的分段机制增加了内存系统的访存并行度，进一步有效提高了存储器带宽的利用率。 3．缓解多线程访存干扰的访存协议 为支持内存系统的VRB硬件机制，实现VRB内存系统的访问，本文设计了新的访存协议。通过分析和参考传统DRAM的访存协议命令，增加了额外的两个访存协议命令，并重新设计了兼容标准DDR内存控制器访存协议的有限状态自动机。结合细粒度的分段机制，本文提出的访存协议明显提升了内存资源的利用效率。通过兼容传统访存协议命令，也使得VRB机制更易于实现。 4．VRB内存系统对于改善DRAM功耗的效果 本文研究了VRB内存系统相较于Intel Xeon服务器内存系统对于改善DRAM功耗的效果。通过本文提出的技术，提高了行缓存中数据的复用率，减少了从DRAM存储阵列到行缓存不必要的数据预取，进而减少了大量DRAM数据阵列的操作，节省了能量消耗。模拟结果显示，VRB内存系统不仅提升了系统性能，同时降低了整个DRAM芯片的能耗消耗。
语种	中文
学科主题	计算机系统结构
公开日期	2015-06-30
内容类型	学位论文
源URL	[http://ictir.ict.ac.cn/handle/311040/2190]
专题	中国科学院计算技术研究所学位论文_2015博士
推荐引用方式 GB/T 7714	高珂. 面向多线程处理器的内存系统关键技术研究（new）[D]. 北京. 中国科学院研究生院. 2015.

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。