| 题名 | 基于PLL的K波段频率合成器设计 |
| 作者 | 王志猛 |
| 学位类别 | 硕士 |
| 答辩日期 | 2009-06-02 |
| 授予单位 | 中国科学院电子学研究所 |
| 授予地点 | 电子学研究所 |
| 导师 | 周以国 |
| 关键词 | 频率合成器 数字锁相环 K波段 倍频 |
| 其他题名 | Design of K Band Frequency Synthesizer Based on PLL |
| 中文摘要 | 频率合成器是雷达等电子系统的重要组成部分，它主要为系统提供本振和时钟基准信号。频率合成器的性能对现代电子系统功能的实现有着重要影响。因而，频率合成器的设计成为现代电子系统实现高性能指标的关键技术之一，也是现代通信技术中一个很重要的研究方向。数字锁相技术以其低相噪、高稳定性、高集成度等优点，成为频率合成领域中最常用的技术。 本文采用锁相环倍频和微波直接倍频技术设计并实现了K波段频率合成器。锁相环路采用数字鉴频/鉴相器、压控振荡器和无源滤波器，实现对参考频率源的锁相倍频。微波倍频电路，采用微波集成芯片，将锁相环路输出信号直接四倍频并进行功率放大。经过调试和测试，该频率合成器性能良好，实现预期研究目标。 本论文主要完成以下几个方面的工作： 1. 研究了锁相环中各部件包括鉴相器、环路滤波器、压控振荡器的基本原理和结构，重点分析锁相环路中各部分的性能，并从相位概念出发，分析得到环路的数学模型和传递函数，导出锁相环的工作状态方程。通过对环路相位模型和基本方程的分析得到环路锁定的概念，并对环路的稳定性、相位噪声特性和捕捉跟踪特性进行了研究。 2. 通过对锁相环基本特性和数字锁相技术的研究，提出了锁相倍频和微波直接倍频相结合的K波段频率合成器的设计方案。选用数字锁相芯片设计锁相环路，通过理论计算和软件仿真确定环路滤波器的参数。完成四倍频电路的设计，对锁相环输出信号进行四倍频，级间采用微带滤波器滤除谐波、噪声等保证频率合成器的良好性能。 3. 采用单片机作为控制芯片与鉴相芯片进行通信，对其写入频率控制字、读取锁定状态等，完成控制程序的编写，实现了设计的单点频输出，并可监控频率源的锁定状态。 4. 完成对频率合成器的调试，对调试中出现的问题做出针对性处理。完成频率合成器的性能指标测试，并对测试结果进行分析。总结设计方案中的不足之处，并提出改进措施，利于以后工程实践。 |
| 语种 | 中文 |
| 公开日期 | 2011-07-19 |
| 页码 | 82 |
| 内容类型 | 学位论文 |
| 源URL | [http://ir.ie.ac.cn/handle/80137/8875]  |
| 专题 | 电子学研究所_电子所博硕士学位论文_电子所博硕士学位论文_学位论文 |
| 推荐引用方式 GB/T 7714 | 王志猛. 基于PLL的K波段频率合成器设计[D]. 电子学研究所. 中国科学院电子学研究所. 2009. |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论