QQ客服 官方微博 反馈留言

	一种改进的基4-Booth编码流水线大数乘法器设计
	周怡 ; 李树国 ; ZHOU Yi ; LI Shu-guo
	2016-03-30 ; 2016-03-30
关键词	Booth编码 wallace压缩 乘法器 公钥密码运算 Booth encoding Wallace tree multiplier public-key cryptographic TP332.22
其他题名	Design of Pipeline Large Integer Multiplier Based on an Implementation of Radix-4 Modified Booth Encoding
中文摘要	大数乘法器是密码算法芯片的引擎,它直接决定着密码芯片的性能.由此提出了一种改进的基4-Booth编码方法来缩短Booth编码的延时,并提出了一种三级流水线大数乘法器结构来完成256位大数乘法器的设计.基于SMIC0.18μm工艺,对乘法器设计进行了综合,乘法器的关键路径延时3.77ns,它优于同类乘法器.; A large integer multiplier is the engine of cryptography chip and determines the performance of cryptography chip.In this paper,we propose a new implementation of radix-4 modified Booth encoding,which has a shorter delay than methods proposed in previous works.Upon this encoding method,we also propose a new structure of 256-bit three stage pipeline multiplier.After synthesizing based on SMIC 0.18μm CMOS process,the critical path delay of the multiplier is 3.77ns,which is superior to that of other multipliers.
语种	中文 ; 中文
内容类型	期刊论文
源URL	[http://ir.lib.tsinghua.edu.cn/ir/item.do?handle=123456789/147027]
专题	清华大学
推荐引用方式 GB/T 7714	周怡,李树国,ZHOU Yi,等. 一种改进的基4-Booth编码流水线大数乘法器设计[J],2016, 2016.
APA	周怡,李树国,ZHOU Yi,&LI Shu-guo.(2016).一种改进的基4-Booth编码流水线大数乘法器设计..
MLA	周怡,et al."一种改进的基4-Booth编码流水线大数乘法器设计".(2016).

个性服务

查看访问统计

相关权益政策

暂无数据

收藏/分享

除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。