一种基于FPGA的高精度大动态数字延迟单元的设计
刘鹏 ; 许可
刊名微计算机信息
2010
卷号26期号:8页码:132-134
关键词数字延迟线 FPGA IODELAY
ISSN号1008-0570
其他题名A Design of Digital Delay Line Based on FPGA
通讯作者北京8701信箱
中文摘要本文提出了一种数字延迟单元的设计方案,该方案能够实现0.1ns的延迟度精度和10ms的动态范围,通过调节该方案的工作参数可以很方便的实现更大的动态范围。该电路在Virtex5系列的FPGA上实现,其核心由粗延时单元和精延时单元两部分组成,粗延时单元采用计数器法实现,精延时单元的核心由IODELAY基元构成,语言代码通过了FPGAdv软件的综合和仿真。目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上。
英文摘要The design of a new digital delay line(DDL) is introduced in this paper.This DDL can achieve the time delay by the step of 0.1ns, and the delay duration can be easily expanded to more than 10ms in this scheme.The delay circuit was constituted by a wide delay unit and a narrow delay unit.The wide delay unit was build up by user-defined counters, while the narrow delay unit make up of an IODELAY unit.Its designed code has been compiled and simulated on FPGAdv software.It had been applied to control the delay of the radar signal envelop in radar altimeter simulator successfully
学科主题微波遥感
语种中文
内容类型期刊论文
源URL[http://ir.cssar.ac.cn/handle/122/1866]  
专题国家空间科学中心_微波遥感部
推荐引用方式
GB/T 7714
刘鹏,许可. 一种基于FPGA的高精度大动态数字延迟单元的设计[J]. 微计算机信息,2010,26(8):132-134.
APA 刘鹏,&许可.(2010).一种基于FPGA的高精度大动态数字延迟单元的设计.微计算机信息,26(8),132-134.
MLA 刘鹏,et al."一种基于FPGA的高精度大动态数字延迟单元的设计".微计算机信息 26.8(2010):132-134.
个性服务
查看访问统计
相关权益政策
暂无数据
收藏/分享
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。


©版权所有 ©2017 CSpace - Powered by CSpace